Parallel Adder Design with Reduced Circuit Complexity Using Resonant Tunneling Transistors and Threshold Logic
Verfasserangaben: | C. Pacha, O. Kessler, P. Glösekötter, K. F. Goser, W. Prost, A. Brennemann, U. Auer, F. J. Tegude |
---|---|
DOI: | https://doi.org/10.1023 |
Titel des übergeordneten Werkes (Englisch): | Analog Integrated Circuits and Signal Processing, Kluwer Academic Publishers |
Dokumentart: | Beitrag in einer (wissenschaftlichen) Zeitschrift |
Sprache: | Englisch |
Jahr der Fertigstellung: | 2000 |
Jahr der Erstveröffentlichung: | 2000 |
Datum der Freischaltung: | 11.01.2019 |
Erste Seite: | 7 |
Letzte Seite: | 25 |
Fachbereiche: | Elektrotechnik und Informatik (ETI) |
Publikationsliste: | Glösekötter, Peter |
Lizenz (Deutsch): | Bibliographische Daten |